




PATENT
Docket No. 20063/10003

**IN THE UNITED STATES PATENT
AND TRADEMARK OFFICE**

Applicants: JANG et al.)	I hereby certify that the documents
)	referred to as enclosed herewith are
Serial No.: 10/623,389)	being deposited with the United States
)	Postal Service, first class postage
Filed: July 18, 2003)	prepaid, in an envelope addressed to
)	the Commissioner for Patents, P.O.
For: "A Pinned Photodiode for a)	Box 1450, Alexandria, Virginia
CMOS Image Sensor and Fabricating)	22313-1450 on this date:
Method Thereof")	
)	August 11, 2003
Group Art Unit: Unknown)	
)	
Examiner: Unknown)	
)	Mark C. Zimmerman
)	Reg. No. 44,006

TRANSMITTAL OF PRIORITY DOCUMENT


Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

Sir:

Enclosed herewith is a certified copy of Korean Patent Application Serial
No. 10-2002-0042406 filed July 19, 2002, the priority of which is claimed under
35 U.S.C. § 119.

Respectfully submitted,

GROSSMAN & FLIGHT, LLC.
Suite 4220
20 North Wacker Drive
Chicago, Illinois 60606
(312) 580-1020

By: 
Mark C. Zimmerman
Registration No.: 44,006

August 11, 2003

대한민국 특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 10-2002-0042406
Application Number

출원년월일 : 2002년 07월 19일
Date of Application JUL 19, 2002


출원인 : 동부전자 주식회사
Applicant(s) DONGBU ELECTRONICS CO., LTD.



2003 년 07 월 11 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0003
【제출일자】	2002.07.19
【발명의 명칭】	씨모스 이미지 센서의 핀 포토 다이오드 형성 방법
【발명의 영문명칭】	METHOD OF MAKING PINNED PHOTO DIODE OF CMOS IMAGE SENSOR
【출원인】	
【명칭】	동부전자 주식회사
【출원인코드】	1-1998-106725-7
【대리인】	
【성명】	강성배
【대리인코드】	9-1999-000101-3
【포괄위임등록번호】	2001-050901-4
【발명자】	
【성명의 국문표기】	임근혁
【성명의 영문표기】	LIM,Keun Hyuk
【주민등록번호】	750814-1457825
【우편번호】	142-809
【주소】	서울특별시 강북구 미아9동 133-1 나동 102호
【국적】	KR
【발명자】	
【성명의 국문표기】	장훈
【성명의 영문표기】	JANG,Hoon
【주민등록번호】	750710-1350930
【우편번호】	361-271
【주소】	충청북도 청주시 흥덕구 복대1동 덕성아파트 에이동 1303호
【국적】	KR
【심사청구】	청구

【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인
강성배 (인)

【수수료】

【기본출원료】 10 면 29,000 원

【가산출원료】 0 면 0 원

【우선권주장료】 0 건 0 원

【심사청구료】 1 항 141,000 원

【합계】 170,000 원

【첨부서류】

1. 요약서·명세서(도면)_1통

【요약서】

【요약】

본 발명은 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법에 관한 것으로, 포텐셜 웰을 포토 다이오드 영역의 중앙을 가로지르도록 형성함으로써, 빛을 받는 포토 다이오드 영역을 최대로 하고 드라이브 트랜지스터가 턴온되었을 때 생성되는 과잉 전자가 포텐셜 웰로 이동하는 거리를 최소화 시킴으로써 소자의 동작 특성을 향상시킨 기술에 관한 것이다. 이를 위한 본 발명의 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법은, P형 기판 위에 포토 다이오드를 형성하며, 상기 P형 기판과 포토 다이오드 사이에는 제 1 N+ 포텐셜 웰을 형성하고, 상기 포토 다이오드의 중심쪽을 향하여 뻗어있는 형태로 상기 제 1 N+ 포텐셜 웰보다 깊게 형성된 제 2 N+ 포텐셜 웰을 형성하여, 빛에 의해 상기 제 1 N+ 포텐셜 웰에서 생성된 과잉 전자가 가까이 있는 제 2 N+ 포텐셜 웰로 이동하도록 하는 것을 특징으로 한다.

【대표도】

도 4

【명세서】

【발명의 명칭】

씨모스 이미지 센서의 핀 포토 다이오드 형성 방법{METHOD OF MAKING PINNED PHOTO DIODE OF CMOS IMAGE SENSOR}

【도면의 간단한 설명】

도 1은 종래 기술에 따른 씨모스 이미지 센서의 핀 포토 다이오드 형성 방법을 설명하기 위한 레이아웃 도면

도 2는 도 1의 A-A' 선을 절취한 단면도

도 3은 본 발명에 의한 씨모스 이미지 센서의 핀 포토 다이오드 형성 방법을 설명하기 위한 레이아웃 도면

도 4는 도 3의 B-B' 선을 절취한 단면도

(도면의 주요 부분에 대한 부호의 설명)

11 : 포토 다이오드 12 : 선택 트랜지스터

13 : 드라이브 트랜지스터 14 : 콘택

15 : 전원전압 라인 16 : 리셋 트랜지스터

17a : 제 1 N⁺ 포텐셜 웰 영역 17b : 제 2 N⁺ 포텐셜 웰 영역

18 : P형 기판

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <11> 본 발명은 CMOS 이미지 센서(Image Sensor)의 핀 포토 다이오드(pinned photo diode) 형성 방법에 관한 것으로, 특히 추가적인 비용 없이 성능이 향상된 핀 포토 다이오드를 형성할 수 있는 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법에 관한 것이다.
- <12> 종래의 CMOS 이미지 센서의 3개의 트랜지스터를 이용한 핀 포토 다이오드는 포토 다이오드 영역에 빛을 받아 생기는 과잉 전자를 드라이브 트랜지스터를 이용해 끌어 당겨 흘려 보내는 방식이다. 이때, 전자를 끌어 당겨 저장하게 되는 포텐셜 웰(potential well)을 포토 다이오드 영역 한쪽에 연결시키는, 콘택 주위에 만드는 종래 방식을 적용하면, 빛에 의해 생성된 전자가 생성된 위치에서 드라이브 트랜지스터를 통해 끌려 가는 포텐셜 웰까지 거리가 멀기 때문에 이동하는 과정에 재결합(recombination) 될 가능성이 높아 트랜지스터의 동작 특성이 상당히 떨어지게 된다. 또한, 포텐셜 웰의 영역이 지나치게 넓게 형성되어 있어 빛을 받는 포토 다이오드 영역은 그 만큼 줄어들게 된다. 따라서, 소자의 동작 특성에도 안 좋은 영향을 미치게 된다. 그러면, 이러한 문제점들을 첨부도면을 참조하여 설명하기로 한다.
- <13> 도 1은 종래의 3개의 트랜지스터를 구비한 포토 다이오드의 레이아웃 도면으로, 빛에 의해 형성된 과잉 전자가 어떤 경로로 이동해 가는지를 나타내고 있다.

- <14> 상기 레이아웃 도면에는 포토 다이오드 영역(1), 전원전압 라인(5), 선택 트랜지스터(2), 드라이브 트랜지스터(3), 리셋 트랜지스터(6), N+ 포텐셜 웰(potential well) 영역(7b)를 구비하고 있으며, 도면부호 4는 콘택을 나타낸다.
- <15> 도 2는 도 1의 A-A' 선을 절취한 단면도로서, 종래의 방법에 의한 핀 포토 다이오드의 단면을 나타낸 것이다.
- <16> 도 2에서, 종래의 포토 다이오드는 P형 기판(8)과 포토 다이오드 영역(1) 사이에 N형 불순물 영역인 제 1 N+ 포텐셜 웰(potential well) 영역(7a)이 형성되어 있으며, 상기 P형 기판(8)을 기준으로 하여 상기 포토 다이오드 영역(1)이 형성되어 있지 않은 리셋 트랜지스터(6)가 형성된 쪽의 P형 기판(8) 위에 상기 제 1 N+ 포텐셜 웰(7a)보다 깊은 제 2 N+ 포텐셜 웰(potential well)(7b)이 형성되어 있다.
- <17> 도 2에 도시된 바와 같이, 핀 포토 다이오드에서 빛에 의해 생성된 과잉 전자가 깊게 형성된 제 2 N+ 포텐셜 웰(7b)로 이동하는 것을 나타내고 있다.
- <18> 이와 같이, 종래에 사용하고 있는 핀 포토 다이오드(pinned photo diode)는 화소 영역에 빛을 받으면 포토 다이오드 영역에 과잉 전자(e)가 생성되고, 이 과잉 전자(e)는 또다른 포텐셜 웰에 저장된다. 3 개의 트랜지스터를 구비한 핀 포토다이오드에서는 포토 다이오드 영역의 포텐셜 웰보다 더 깊은 포텐셜 웰을 리셋 트랜지스터 바로 옆에 만들어 놓아서 과잉 전자가 생성되는 데로 안정(stable)한 상태로 가려고 하는 전자의 성질을 이용해 더 깊은 포텐셜 웰에 저장했다가 콘택을 이용해 흘려보내는 방식이다.

【발명이 이루고자 하는 기술적 과제】

- <19> 그러나, 이 깊은 포텐셜 웰을 핀 포토다이오드 한쪽 모서리에 위치한 리셋 트랜지스터 옆에 만들어 놓았기 때문에 핀 포토다이오드에서 빛에 의해 만들어진 과잉 전자들이 저장될 포텐셜 웰까지 이동하는 과정에서 재결합 될 가능성이 상당히 높은 단점이 있었다. 이것은 포토다이오드의 포토 커런트(photo current)가 줄어들어 트랜지스터의 동작 특성에 나쁜 영향을 미치게 되어 많은 문제점을 야기시킨다.
- <20> 따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 포텐셜 웰을 포토 다이오드 영역의 중앙을 가로지르도록 형성함으로써, 빛을 받는 포토 다이오드 영역을 최대로 하고 드라이브 트랜지스터가 턴온되었을 때 생성되는 과잉 전자가 포텐셜 웰로 이동하는 거리를 최소화 시킴으로써 소자의 동작 특성을 향상시킨 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법을 제공하는데 있다.

【발명의 구성 및 작용】

- <21> 상기 목적을 달성하기 위한 본 발명에 의한 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법은,
- <22> P형 기판 위에 포토 다이오드를 형성하며, 상기 P형 기판과 포토 다이오드 사이에는 제 1 N+ 포텐셜 웰을 형성하고, 상기 포토 다이오드의 중심쪽을 향하여 뻗어있는 형태로 상기 제 1 N+ 포텐셜 웰보다 깊게 형성된 제 2 N+ 포텐셜 웰을 형성하여, 빛에 의해 상기 제 1 N+ 포텐셜 웰에서 생성된 과잉 전자가 가까이 있는 제 2 N+ 포텐셜 웰로 이동하도록 하는 것을 특징으로 한다.
- <23> 이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

- <24> 또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
- <25> 도 3은 본 발명에 의한 3개의 트랜지스터를 구비한 포토 다이오드의 레이아웃 도면으로, 빛에 의해 형성된 과잉 전자가 어떤 경로로 이동해 가는지를 나타내고 있다.
- <26> 도시된 바와 같이, 과잉 전자(excess electron)를 저장하는 N⁺ 포텐셜 웰 영역(17b)은 포토 다이오드 영역(11)의 중심쪽을 향하여 뻗어있는(Center-cross) 형태로 형성되어 있다. 그리고, 상기 N⁺ 포텐셜 웰 영역(17b)의 전위에 의해 드라이브 트랜지스터(13)가 동작되어 전원전압(15)을 전송하도록 콘택(14) 되어 있다. 그리고, 상기 전원전압 라인(15)에 선택 트랜지스터(12)와 리셋 트랜지스터(16)가 연결되어 있다.
- <27> 도 4는 도 3의 B-B' 선을 절취한 단면도로서, 본 발명의 방법에 의한 핀 포토 다이오드의 단면을 나타낸 것이다.
- <28> 도 4에서, 본 발명의 포토 다이오드는 P형 기판(18)과 포토 다이오드 영역(11) 사이에 N형 불순물 영역인 제 1 N⁺ 포텐셜 웰(potential well) 영역(17a)이 형성되어 있으며, 상기 포토 다이오드 영역(11)의 중심쪽을 향하여 상기 제 1 N⁺ 포텐셜 웰(17a)보다 깊게 형성된 제 2 N⁺ 포텐셜 웰(potential well)(17b)이 형성되어 있다. 그러므로, 빛에 의해 상기 제 1 N⁺ 포텐셜 웰(17a)에서 생성된 과잉 전자(e)가 가까이 있는 제 2 N⁺ 포텐셜 웰(17b)로 이동한다.
- <29> 도 4에 도시된 바와 같이, 핀 포토 다이오드에서 빛에 의해 생성된 과잉 전자(e)가 가까이 있는 제 2 N⁺ 포텐셜 웰 영역(17b)으로 이동하는 것을 볼 수 있다. 즉, 종래



의 경우(도 2)보다 과잉 전자(e)의 이동 거리가 훨씬 짧기 때문에 이들 과잉 전자가 재결합 할 확률은 훨씬 줄어들게 된다.

【발명의 효과】

<30> 이상에서 설명한 바와 같이, 본 발명에 의한 CMOS 이미지 센서의 핀 포토 다이오드 형성 방법은, 3개의 트랜지스터에서 과잉 전자를 저장하는 N+ 포텐셜 웰을 핀 포토 다이오드 영역의 중심쪽을 향하여 뻗어있는 형태로 만들었다. 따라서, 빛에 의해 핀 포토 다이오드에서 만들어진 과잉 전자(e)가 저장될 포텐셜 웰까지 이동할 때 바로 옆에 있는 포텐셜 웰로 이동하기 때문에 거리가 아주 짧아지게 되고 따라서 재결합될 확률이 훨씬 줄어들게 된다. 그러므로, 빛에 의해 생기는 과잉 전자의 재결합에 의한 손실이 적어지게 되고 핀 포토 다이오드 동작을 향상시킬 수 있다.

<31> 아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.


**【특허청구범위】****【청구항 1】**

P형 기판 위에 포토 다이오드를 형성하며, 상기 P형 기판과 포토 다이오드 사이에는 제 1 N+ 포텐셜 웰을 형성하고, 상기 포토 다이오드의 중심쪽을 향하여 뻗어있는 형태로 상기 제 1 N+ 포텐셜 웰보다 깊게 형성된 제 2 N+ 포텐셜 웰을 형성하여, 빛에 의해 상기 제 1 N+ 포텐셜 웰에서 생성된 과잉 전자가 가까이 있는 제 2 N+ 포텐셜 웰로 이동하도록 하는 것을 특징으로 하는 CMOS 이미지 센서의 편 포토 다이오드 형성 방법.




【도면】


【도 1】



【도 2】



【도 3】



【도 4】

